반응형

중앙처리장치의 구성 요소

제어
장치
 모든 장치의 동작 지시 및 제어

 주기억장치의 명령어를 해당 장치에 신호로 보냄

 구성 요소
 - 명령 레지스터 : 실행중인 명령 기억
 - 명령 해독기(Decoder) : 명령 레지스터의 명령 해독
 - 제어신호 발생기, 부호기(Encoder) : 명령에 따른 제어 신호 생성
 - 제어 주소 레지스터(CAR) : 다음 명령어의 주소 저장
 - 제어 버퍼 레지스터(CBR) : 명령어를 일시적으로 저장
 - 제어 기억장치 : 마이크로 프로그램 저장
 - 순서 제어 모듈 : 명령어 순서 결정
 - 순차 카운터(Sequence Counter) : 타이밍 신호 생성

 제어 장치에 입력되는 항목 : 명령어 레지스터, 플래그, 클록
연산
장치
 제어장치의 명령에 따른 연산 수행 장치

 산술연산, 논리연산, 관계연산, 이동(Shift) 연산 등 수행

 가산기, 누산기(AC : Accumulator), 보수, 데이터 레지스터, 오버플로 검츨기, SHift Register 등으로 구성
레지
스터
 CPU 내부 처리 및 연산 과정 등의 임시 기억장소

 플립플롭(Flip-Flop)이나 래치(Latch)등 병렬 연결

 메모리중 가장 속도가 빠름

 워드 구성 비트개수만큼 플립플롭으로 크기가 구성

 플립플롭에 별도 입력단자 추가가능, 저장값을 0으로 하는 것을 설정해제(CLR)라 함

 레지스터 간 자료 전송
 - 직렬 전송 : 직렬 시프트 마이크로 오퍼레이션, 병렬에 비해 전송속도가 느림
 - 병렬 전송 : 하나의 클록 펀스동안 레지스터 내 모든 비트가 동시에 전송
 - 버스 전송 : 모든 레지스터의 공통 경로, 병렬 전송에 비해 결선의 수 감축 가능

주요 레지스터

레지스터 기능
프로그램 카운터,
프로그램 계수기
(PC : Program Counter)
다음 명령어 주소 저장

분기 명령인 경우 목적지 주소로 갱신
명령 레지스터
(IR : Instruction Register)
현재 실행중 명령 기억
누산기
(AC : Accumulator)
연산 결과를 일시적으로 저장
상태 레지스터(Status Register)

PSWR(Program Status World Register)
시스템 내부 순간순간 상태기록

오버프롤, 언더플로, 자리올림, 계산상태 (0, -, +), 인터럽트 등 PSW 저장
메모리 주소 레지스터
(MAR : Memory Address Register)
기억장치를 출입하는 데이터의 번지 기억
메모리 버퍼 레지스터
(MBR : Memory Buffer Register)
기억장치를 출입하는 데이터의 임시 저장소, CPU의 데이터 처리를 위한 필수과정
인덱스 레지스터
(Index Register)
주소 변경, 서브루틴 연결 및 프로그램 반복 연산의 횟수 측정

내용 변경가능
데이터 레지스터
(Data Register)
연산 데이터 기억
시프트 레지스터
(Shift Register)
값의 자리 이동

2배 길이 레지스터
메이저 스테이터스 레지스터
(Major Status Register)
CPU의 메이저 상태 저장

버스

  • CPU, 메모리, I/O 장치 등 정보 교환을 위한 공동 경로
  • 종류
전송하는 정보에 따른 분류 번지 버스(Address Bus) : CPU가 메모리나 I/O기기의 번지 지정 (단방향)

자료 버스(Data Bus) : CPU와 메모리, I/O 기기에서 데이터 전송 (양방향)

제어 버스(Control Bus) : CPU 상태 및 상태 변경을 전송 (양방향)
위치에 따른 분류 내부 버스 : CPU 및 메모리 내

외부 버스 : 주변 I/O 장치 

 

반응형

+ Recent posts